CAD

IntSim: A CAD tool for Optimization of Multilevel Interconnect Networks

Intsim: A CAD Tool for Optimization of Multilevel Interconnect Networks Download IntSim: http://www.monolithic3d.com/simulators.html Download: IntSim Algorithm and Equations  这篇论文主要介绍了IntSim的工作原理和方法论以及案例。IntSim是一款主要用于优化半导体电路中多层互连网络的电脑辅助设计工具。 从宏观角度看,该论文主要内容大致包括2 + 4 个模型,或者说论文按IntSim算法中涉及到的数据处理以及数据流顺序主要分 2 + 4 + 1 部分(当然工具应用方面有3个案例可以用来验证其正确性,可靠性和实用性): 推导出一个新的随机线长分布的模型;这个模型新颖就在于其前提假设芯片上的若干电路区块中(论文中可能定义其为:socket,窝)有逻辑门的可能性是不确定的,换句话说,逻辑门是随机分布,而不是均匀分布在芯片上,其概率等于逻辑门与芯片面积的比值。后面我会有具体说明。这里有个很有趣的事情:与以往的线分布模型不同,新的随机线长分布模型是关于逻辑门尺寸的函数,本质上,如果芯片的面积固定了,我们用更小尺寸的逻辑门,它们能放得更近,所以平均线长减小。实际的算法流程是先根据芯片的工作频率选逻辑门尺寸,再根据逻辑门尺寸推导出随机线长分布,从而从底层到上层bottom-up(也就是tape-out工艺顺序)依次优化1.本地互连,2.中间/半全局互连(或者叫没加Repeater)互连,3.全局互连,4.插上Repeater后的互连,计算功耗,再把这些互连用算法组合起来。 描述如何根据芯片的工作频率时序或其他要求选逻辑门尺寸;可参考公式(12) 优化本地互连; 中间/半全局(或者叫没加Repeater)互连; 全局互连; 插上Repeater后的互连; 把前面涉及到的几个模型(并计算功耗)用算法组合起来。 从微观角度看,论文中主要模型中涉及到需要处理和计算的物理量或者半导体工业界特征(指标)有相关的公式推导或者文献参考。 本文将主要分析IntSim的模型涉及到的基础理论和算法,大体按照论文顺序先从各个模型开始分析,最后基于论文和MonolithIC 3D公司在线文档介绍分析组合算法。 Models used in IntSim v2.0 http://www.monolithic3d.com/intsims-models.html The Models from the Paper Logic Gate Model Signal Wire Length… read more »

Cadence Virtuoso

I used Cadence® Virtuoso® to design layout for Electromigration (EM) Test Pad for tape-out with Harris Corporation and ICAMR in Fall 2016, partner was Novati Technologies, Inc. who I submitted GDSII to. Map file was from MOSIS: https://www.eda.ncsu.edu/wiki/MOSIS_Layers. The test pad size: 120um x 120 um. Pitch: 250um, which means 130um spacing between 2 test… read more »

Sidebar